Předmět je základní jednotka výuky, jejímž prostřednictvím si student osvojí ucelenou část souboru znalostí a dovedností, potřebnou pro zvládnutí studijního oboru/specializace. Za věcný obsah předmětu zodpovídá garant předmětu. Časovou náročnost předmětu zhruba vyjadřuje atribut předmětu rozsah kontaktní výuky. Například rozsah = 2+2 značí, že předmět bude mít týdně dvě hodiny přednášek a dvě hodiny cvičení týdně. Na závěr semestru musí vyučující provést vyhodnocení, nakolik si ten který student osvojil poznatky a dovednosti, kterých měl během výuky nabýt. Jakým způsobem toto hodnocení vyučující provedou určuje atribut způsob zakončení. U předmětu lze definovat, že předmět je zakončen pouze zápočtem(Z), klasifikovaným zápočtem(KZ), pouze zkouškou(ZK), nebo zápočtem a zkouškou(Z,ZK). Náročnost úspěšného absolvování předmětu je vyjádřena ECTS kreditními body. Výuka předmětu probíhá během semestru. Opakovaně se předmět vyučuje vždy v zimním(Z), nebo v letním(L) semestru každého akademického roku. Výjimečně může předmět být nabízen studentům v obou semestrech(Z,L). Za organizační zajištění výuky zodpovídá přiřazená katedra, která zejména vytvoří časový rozvrh předmětu a zajistí pro předmět vyučující. Někteří přednáší a zkouší, jiní vedou cvičení a udělují zápočty.
Obsahová náplň a další organizační informace, týkající se předmětu je popsána pomocí různých popisných textů(anotace, týdenní osnova, literatura, apod.)
$DODATEK_POPIS
MI-PAP.16 | Paralelní architektury počítačů | Rozsah kontaktní výuky: | 2P+1C | ||
---|---|---|---|---|---|
Vyučující: | Způsob zakončení: | Z,ZK | |||
Zodpovědná katedra: | 18104 | ECTS Kredity: | 5 | Semestr: | L |
Anotace:
Studenti v předmětu získají přehled o současných paralelních architekturách a procesorech: paralelní mikroarchitektury, vícevláknové a vícejádrové procesory, grafické akcelerátory a digitální signálové procesory. Studenti rovněž získají praktické dovednosti při programování těchto systémů.
Osnovy přednášek:
1. | Úvod do předmětu, opakování pojmů z architektur procesorů | |
2. | Architektury SIMD, jejich programování, řešení datových závislostí, pokrytí latence instrukcí. | |
3. | VLIW architektury, jejich programování, spekulativní řešení datových závislostí, řešení výjimek. | |
4. | Homogenní vícejádrové procesory, architektura, řešení datových závislostí, programátorská prostředí a překladače pro vícejádrové procesory. | |
5. | Grafické akcelerátory, architektura, možnosti programování | |
6. | Programátorská prostředí a překladače pro grafické akcelerátory I. | |
7. | Programátorská prostředí a překladače pro grafické akcelerátory II. | |
8. | Programátorská prostředí a překladače pro grafické akcelerátory III. | |
9. | Homogenní mnohojádrové procesory, architektura, programátorská prostředí a překladače pro vícejádrové procesory. | |
10. | Heterogenní vícejádrové procesory, sdílená a lokální paměť, datové přenosy. | |
11. | Digitálni signálové procesory, DSP VLIW architektury.. | |
12. | Speciální paralelní výpočetní architektury: virtuální počítače, systémy na čipu (SoC, NoC), přepínací sítě, synchronní a asynchronní propojování modulů, neuronové sítě. | |
13. | Závěrečná přednáška, shrnutí, opakování |
Osnovy cvičení:
1. | Úvod do předmětu, zadání projektů | |
2. | Úvod do vývojových prostředí, technologie OpenMP | |
3. | Konzultace k projektu, prezentace projektů I 4. Konzultace k projektu | |
5. | Prezentace projektů II | |
6. | Prezentace projektů III, zápočet |
Literatura:
1. | Šimeček, I. - Sloup, J.: Programování grafických akcelerátorů. Praha: Česká technika - nakladatelství ČVUT, 2013. | |
2. | Šimeček, I.: Moderní počítačové architektury a optimalizace implementace algoritmů. Praha: Česká technika - nakladatelství ČVUT, 2015. | |
3. | Keckler, S. W., Olukotun, K., Hofstee, H. P. ''Multicore Processors and Systems''. Springer, 2009. ISBN 1441902627. | |
4. | El-Rewini, H., Abd-El-Barr, M. ''Advanced Computer Architecture and Parallel Processing''. Wiley-Interscience, 2005. ISBN 0471467405. | |
5. | De Micheli, G., Benini, L. ''Networks on Chips: Technology and Tools''. Morgan Kaufmann, 2006. ISBN 0123705215. | |
6. | Jerraya, A., Wolf, W. ''Multiprocessor Systems-on-Chips''. Morgan Kaufmann, 2004. ISBN 012385251X. |
Požadavky:
Programování v jazyce C/C++, základní paralelní algoritmy (paralelní redukce, paralelní prefixový součet), základy architektur počítačů, principy proudového zpracování.
|
Předmět je zahrnut do těchto studijních plánů:
Stránka vytvořena 2. 5. 2024, semestry: Z/2020-1, L/2023-4, L/2021-2, L/2019-20, Z/2021-2, Z/2023-4, L/2020-1, Z/2019-20, L/2022-3, Z/2024-5, Z/2022-3, připomínky k informační náplni zasílejte správci studijních plánů | Návrh a realizace: J. Novák, I. Halaška |