Předmět je základní jednotka výuky, jejímž prostřednictvím si student osvojí ucelenou část souboru znalostí a dovedností, potřebnou pro zvládnutí studijního oboru/specializace. Za věcný obsah předmětu zodpovídá garant předmětu. Časovou náročnost předmětu zhruba vyjadřuje atribut předmětu rozsah kontaktní výuky. Například rozsah = 2+2 značí, že předmět bude mít týdně dvě hodiny přednášek a dvě hodiny cvičení týdně. Na závěr semestru musí vyučující provést vyhodnocení, nakolik si ten který student osvojil poznatky a dovednosti, kterých měl během výuky nabýt. Jakým způsobem toto hodnocení vyučující provedou určuje atribut způsob zakončení. U předmětu lze definovat, že předmět je zakončen pouze zápočtem(Z), klasifikovaným zápočtem(KZ), pouze zkouškou(ZK), nebo zápočtem a zkouškou(Z,ZK). Náročnost úspěšného absolvování předmětu je vyjádřena ECTS kreditními body. Výuka předmětu probíhá během semestru. Opakovaně se předmět vyučuje vždy v zimním(Z), nebo v letním(L) semestru každého akademického roku. Výjimečně může předmět být nabízen studentům v obou semestrech(Z,L). Za organizační zajištění výuky zodpovídá přiřazená katedra, která zejména vytvoří časový rozvrh předmětu a zajistí pro předmět vyučující. Někteří přednáší a zkouší, jiní vedou cvičení a udělují zápočty.
Obsahová náplň a další organizační informace, týkající se předmětu je popsána pomocí různých popisných textů(anotace, týdenní osnova, literatura, apod.)
$DODATEK_POPIS
| BI-APS.21 | Architektury počítačových systémů | Rozsah kontaktní výuky: | 2P+2C | ||
|---|---|---|---|---|---|
| Vyučující: | Štepanovský M., Tvrdík P. | Způsob zakončení: | Z,ZK | ||
| Zodpovědná katedra: | 18104 | ECTS Kredity: | 5 | Semestr: | Z |
Anotace:
Studenti se seznámí s principy konstrukce vnitřní architektury počítačů s univerzálními procesory na úrovni strojových instrukcí s důrazem na proudové zpracování instrukcí a paměťovou hierarchii. Porozumí základním konceptům RISC a CISC architektur a principům zpracování instrukcí v skalárních procesorech ale i v superskalárních procesorech, které dokážou v jednom taktu vykonat více instrukcí najednou a při tom zajistit korektnost sekvenčního modelu výpočtu. Předmět dále rozpracovává principy a architektury víceprocesorových a vícejádrových systémů se sdílenou pamětí a problematiku paměťové koherence a konzistence v těchto systémech.
Osnovy přednášek:
| 1. | Kvantitativní principy návrhu počítačů, Amdahlův zákon, hodnocení výkonnosti a propustnosti počítačů, CPU výkonnostní rovnice, zkušební úlohy. | |
| 2. | Architektura souboru instrukcí, taxonomie, procesory RISC vs procesory CISC, jazyky symbolických adres a asemblery. | |
| 3. | Verilog jako jazyk pro popis HW: syntaxe a sémantika. | |
| 4. | Inkrementální návrh jednocyklového RISC procesoru. Paměťově mapované I/O. | |
| 5. | Návrh proudově pracujícího RISC procesoru, hazardy a jejich řešení. | |
| 6. | Paměťová hierarchie: skrytá paměť (cache memory), princip, různé implementace (přímo mapovaná, plně asociativní, částečně asociativní). | |
| 7. | Paměťová hierarchie: virtuální paměť pomocí stránkování a jeho HW podpora v procesorech (MMU). | |
| 8. | Vícejádrové CPU a víceprocesorové počítače. Koherence skrytých pamětí, MESI protokol, koherence založená na adresářích. | |
| 10. | Paměťová konzistence, princip a model sekvenční paměťové konzistence, synchronizační instrukce pro přístup do sdílené paměti. | |
| 11. | Superskalární procesory I: statické (in-order) a dynamické (out-of-order) vykonávání instrukcí, přejmenování registrů (Tomasolův algoritmus). | |
| 12. | Superskalární procesory II: zpracování paměťových instrukcí, load bypassing/forwarding, spekulativní načítání dat z paměti. Paměťová konzistence na vícejádrovém CPU. | |
| 13. | Superskalární procesory III: predikce větvení a spekulativní provádění instrukcí. |
Osnovy cvičení:
| 1. | Vyhodnocování výkonnosti počítače | |
| 2. | ISA a jazyk symbolických adres (assembler) MIPS | |
| 3. | Programování v JSA (assembleru) MIPS. | |
| 4. | Verilog jako jazyk pro popis HW | |
| 5. | Základní komponenty jednoduchého RISC procesoru | |
| 6. | Proudově pracující procesor | |
| 7. | Skrytá paměť z pohledu CPU/assembleru | |
| 8. | Skrytá paměť z pohledu vyššího programovacího jazyka | |
| 9. | MESI koherenční protokol | |
| 10. | Paměťová konzistence a synchronizační primitiva | |
| 11. | Paměťová konzistence z pohledu programátora v C/C++ | |
| 12. | Superskalární procesory | |
| 13. | Kontrola semestrálních projektů, zápočet |
Literatura:
| 1. | Patterson D. A., Hennessy J. L. : Computer Organization and Design: The Hardware/Software Interface (5th Edition). Morgan Kaufmann, 2014. ISBN 978-0128012857. | |
| 2. | Hennessy J.L., Patterson D.A. : Computer Architecture: A Quantitative Approach (6th Edition). Morgan Kaufmann, 2017. ISBN 978-0128119051. | |
| 3. | Shen J. P., Lipasti M. H. : Modern Processor Design. Fundamentals of Superscalar Processors. Waveland Press, 2013. ISBN 978-1478607830. |
Požadavky:
Znalost základů kombinačních a sekvenčních logických obvodů. Znalost fungování počítače na úrovni strojových instrukcí, programování v jazyce strojových instrukcí. Programování v jazyce C, funkce překladače z vyššího programovacího jazyka.
|
|
Předmět je zahrnut do těchto studijních plánů:
| Stránka vytvořena 27. 4. 2024, semestry: L/2023-4, L/2021-2, Z/2023-4, Z,L/2019-20, Z/2024-5, Z/2021-2, Z/2020-1, Z/2022-3, L/2020-1, L/2022-3, připomínky k informační náplni zasílejte správci studijních plánů | Návrh a realizace: J. Novák, I. Halaška |