Předmět je základní jednotka výuky, jejímž prostřednictvím si student osvojí ucelenou část souboru znalostí a dovedností, potřebnou pro zvládnutí studijního oboru/specializace. Za věcný obsah předmětu zodpovídá garant předmětu. Časovou náročnost předmětu zhruba vyjadřuje atribut předmětu rozsah kontaktní výuky. Například rozsah = 2+2 značí, že předmět bude mít týdně dvě hodiny přednášek a dvě hodiny cvičení týdně. Na závěr semestru musí vyučující provést vyhodnocení, nakolik si ten který student osvojil poznatky a dovednosti, kterých měl během výuky nabýt. Jakým způsobem toto hodnocení vyučující provedou určuje atribut způsob zakončení. U předmětu lze definovat, že předmět je zakončen pouze zápočtem(Z), klasifikovaným zápočtem(KZ), pouze zkouškou(ZK), nebo zápočtem a zkouškou(Z,ZK). Náročnost úspěšného absolvování předmětu je vyjádřena ECTS kreditními body. Výuka předmětu probíhá během semestru. Opakovaně se předmět vyučuje vždy v zimním(Z), nebo v letním(L) semestru každého akademického roku. Výjimečně může předmět být nabízen studentům v obou semestrech(Z,L). Za organizační zajištění výuky zodpovídá přiřazená katedra, která zejména vytvoří časový rozvrh předmětu a zajistí pro předmět vyučující. Někteří přednáší a zkouší, jiní vedou cvičení a udělují zápočty.
Obsahová náplň a další organizační informace, týkající se předmětu je popsána pomocí různých popisných textů(anotace, týdenní osnova, literatura, apod.)
$DODATEK_POPIS
NIE-TSP | Testing and Reliability | Rozsah kontaktní výuky: | 2P+2C | ||
---|---|---|---|---|---|
Vyučující: | Fišer P. | Způsob zakončení: | Z,ZK | ||
Zodpovědná katedra: | 18103 | ECTS Kredity: | 5 | Semestr: | Z |
Anotace:
Students will gain knowledge about circuit testing and about methods for increasing reliability and security. They will get practical skills to be able to prepare a test set with the help of the intuitive path sensitization and to use an ATPG for automatic test generation. They will be able to design easily testable circuits and systems with built-in-self-test equipment. They will be able to compute, analyze, and control the reliability and availability of the designed circuits.
Osnovy přednášek:
1. | Introduction, terminology, defects, faults | |
2. | Test generation for combinational circuits | |
3. | Automatic Test Patterns Generation algorithms (ATPG) | |
4. | Sequential circuits testing, fault simulation | |
5. | Dependability, increasing dependability | |
6. | Dependability models, dependability computation | |
7. | Design for testability | |
8. | Sequential circuit testing - scan design | |
9. | Interconnect testing, SoC and NoC testing | |
10. | Built-in self-test (BIST) | |
11. | Test compression | |
12. | Memory and FPGA testing |
Osnovy cvičení:
1. | Introduction to the course | |
2. | Faults in digital circuits | |
3. | Tests generation for combinational circuits, D-Algorithm | |
4. | ATPG Atalanta, Boolean Differential calculus | |
5. | SAT-based ATPG | |
6. | Testing of sequential circuits | |
7. | Reliability Block Diagrams | |
8. | Markov reliability models | |
9. | Fault Tree Analysis and other reliability models | |
10. | Reliability standards | |
11. | Assessment test, BIST design | |
12. | Assessment |
Literatura:
1. | Novák, O. - Gramatová, E. - Ubar, R. : Handbook of Testing Electronic Systems. ČVUT, 2005. ISBN 80-01-03318-X. | |
2. | Velazco, R. - McMorrow, D. - Estela, J. : Radiation Effects on Integrated Circuits and Systems for Space Applications. Springer, 2019. ISBN 978-3-030-04660-6. | |
3. | Navabi, Z. : Digital System Test and Testable Design. Springer, 2011. ISBN 978-1-4419-7547-8. | |
4. | da Silva, F. - McLaurin, T. - Waayers, T. : The Core Test Wrapper Handbook: Rationale and Application of IEEE Std. 1500. Springer, 2006. ISBN 978-0-387-34609-0. |
Požadavky:
Digital IC design (BIE-SAP).
|
Předmět je zahrnut do těchto studijních plánů:
|
Stránka vytvořena 30. 4. 2024, semestry: L/2021-2, Z/2023-4, L/2022-3, L/2019-20, Z,L/2020-1, Z/2024-5, Z/2019-20, Z/2022-3, L/2023-4, Z/2021-2, připomínky k informační náplni zasílejte správci studijních plánů | Návrh a realizace: J. Novák, I. Halaška |