Předmět je základní jednotka výuky, jejímž prostřednictvím si student osvojí ucelenou část souboru znalostí a dovedností, potřebnou pro zvládnutí studijního oboru/specializace. Za věcný obsah předmětu zodpovídá garant předmětu. Časovou náročnost předmětu zhruba vyjadřuje atribut předmětu rozsah kontaktní výuky. Například rozsah = 2+2  značí, že předmět bude mít týdně dvě hodiny přednášek a dvě hodiny cvičení týdně. Na závěr semestru musí vyučující provést vyhodnocení, nakolik si ten který student osvojil poznatky a dovednosti, kterých měl během výuky nabýt. Jakým způsobem toto hodnocení vyučující provedou určuje atribut způsob zakončení. U předmětu lze definovat, že předmět je zakončen pouze zápočtem(Z), klasifikovaným zápočtem(KZ), pouze zkouškou(ZK), nebo zápočtem a zkouškou(Z,ZK). Náročnost úspěšného absolvování předmětu je vyjádřena ECTS kreditními body. Výuka předmětu probíhá během semestru. Opakovaně se předmět vyučuje vždy v zimním(Z), nebo v letním(L) semestru každého akademického roku. Výjimečně může předmět být nabízen studentům v obou semestrech(Z,L). Za organizační zajištění výuky zodpovídá přiřazená katedra, která zejména vytvoří časový rozvrh předmětu a zajistí pro předmět vyučující. Někteří přednáší a zkouší, jiní vedou cvičení a udělují zápočty.
Obsahová náplň a další organizační informace, týkající se předmětu je popsána pomocí různých popisných textů(anotace, týdenní osnova, literatura, apod.)
$DODATEK_POPIS

Anotace:
Students will learn the construction principles of internal architecture of computers with universal processors at the level of machine instructions. Special emphasis is given on the pipelined instruction processing and on the memory hierarchy. Students will understand the basic concepts of RISC and CISC architectures and the principles of instruction processing not only in scalar processors, but also in superscalar processors that can execute multiple instructions in one cycle, while ensuring the correctness of the sequential model of programs. The course further elaborates the principles and architectures of shared memory multiprocessor and multicore systems and the memory coherence and consistency in such systems.

Osnovy přednášek:

1.		Quantitative principles of computer design
2.		Instruction Set Architecture (ISA)
3.		Introduction to Verilog
4.		Single-cycle RISC processor design
5.		Pipelined RISC processor design
6.		Memory hierarchy: cache memory
7.		Memory hierarchy: virtual memory
8.		Coherence of shared memory in multiprocessor systems
9.		Memory consistency and synchronization primitives
10.		Superscalar processors I 11. Superscalar processors II
12.		Superscalar processors III

Osnovy cvičení:

1.		Evaluation of computer performance
2.		ISA and the MIPS assembly language
3.		Programming in assembly language for MIPS
4.		Hardware description language (Verilog)
5.		Basic components of simple RISC processors
6.		Pipelined processor
7.		Cache memory viewed by CPU/assembler
8.		Cache memory viewed by a C/C++ programmer
9.		MESI coherence protocol
10.		Memory consistency and synchronization primitives
11.		Memory consistency viewed by a C/C++ programmer
12.		Superscalar processors
13.		Semestral projects check, assessment

Literatura:

[1]		Patterson, D. A. - Hennessy, J. L.: Computer Organization and Design: The Hardware/Software Interface, 4th Edition, Morgan Kaufmann, 2011, 978-0123747501,
[2]		Hennessy, J. L. - Patterson, D. A.: Computer Architecture: A Quantitative Approach, 5th Edition, Morgan Kaufmann, 2011, 978-0123838728.

Požadavky:
Basic knowledge of combinational and sequential logical circuits. Knowledge of basic instruction cycle and assembly labguage programming. Programing in C, the role of a compiler for a higher level PL.

Information about the course and courseware are available at https://courses.fit.cvut.cz/BIE-APS/

Předmět je zahrnut do těchto studijních plánů:

Plán Obor Role Dop. semestr BIE-BIT.2015 Computer Security and Information technology (Bachelor, in English) PO 3 BIE-WSI-SI.2015 Software Engineering (Bachelor, in English) V 5 BIE-SI.21 Software Engineering 2021 V 3 BIE-TI.2015_ORIGINAL Computer Science (Bachelor, in English) PO 5 BIE-TI.2015 Computer Science (Bachelor, in English) PO 5