Předmět je základní jednotka výuky, jejímž prostřednictvím si student osvojí ucelenou část souboru znalostí a dovedností, potřebnou pro zvládnutí studijního oboru/specializace. Za věcný obsah předmětu zodpovídá garant předmětu. Časovou náročnost předmětu zhruba vyjadřuje atribut předmětu rozsah kontaktní výuky. Například rozsah = 2+2  značí, že předmět bude mít týdně dvě hodiny přednášek a dvě hodiny cvičení týdně. Na závěr semestru musí vyučující provést vyhodnocení, nakolik si ten který student osvojil poznatky a dovednosti, kterých měl během výuky nabýt. Jakým způsobem toto hodnocení vyučující provedou určuje atribut způsob zakončení. U předmětu lze definovat, že předmět je zakončen pouze zápočtem(Z), klasifikovaným zápočtem(KZ), pouze zkouškou(ZK), nebo zápočtem a zkouškou(Z,ZK). Náročnost úspěšného absolvování předmětu je vyjádřena ECTS kreditními body. Výuka předmětu probíhá během semestru. Opakovaně se předmět vyučuje vždy v zimním(Z), nebo v letním(L) semestru každého akademického roku. Výjimečně může předmět být nabízen studentům v obou semestrech(Z,L). Za organizační zajištění výuky zodpovídá přiřazená katedra, která zejména vytvoří časový rozvrh předmětu a zajistí pro předmět vyučující. Někteří přednáší a zkouší, jiní vedou cvičení a udělují zápočty.
Obsahová náplň a další organizační informace, týkající se předmětu je popsána pomocí různých popisných textů(anotace, týdenní osnova, literatura, apod.)
$DODATEK_POPIS

Anotace:
Studenti se seznámí s principy konstrukce vnitřní architektury počítačů s univerzálními procesory na úrovni strojových instrukcí s důrazem na proudové zpracování instrukcí a paměťovou hierarchii. Porozumí základním konceptům RISC a CISC architektur a principům zpracování instrukcí v skalárních procesorech ale i v superskalárních procesorech, které dokážou v jednom taktu vykonat více instrukcí najednou a při tom zajistit korektnost sekvenčního modelu výpočtu. Předmět dále rozpracovává principy a architektury víceprocesorových a vícejádrových systémů se sdílenou pamětí a problematiku paměťové koherence a konzistence v těchto systémech.

Osnovy přednášek:

1.		Kvantitativní principy návrhu počítačů, Amdahlův zákon, hodnocení výkonnosti a propustnosti počítačů, CPU výkonnostní rovnice, zkušební úlohy.
2.		Architektura souboru instrukcí, taxonomie, procesory RISC vs procesory CISC, jazyky symbolických adres a asemblery.
3.		Verilog jako jazyk pro popis HW: syntaxe a sémantika.
4.		Inkrementální návrh jednocyklového RISC procesoru. Obecný pohled na řadič procesoru a jeho funkce.
5.		Návrh proudově pracujícího RISC procesoru, hazardy a jejich řešení
6.		Paměťová hierarchie: skrytá paměť (cache memory), princip, různé implementace (přímo mapovaná, plně asociativní, částečně asociativní).
7.		Paměťová hierarchie: virtuální paměť pomocí stránkování a jeho HW podpora v procesorech (MMU).
8.		[2] Vícejádrové CPU a víceprocesorové počítače. Koherence skrytých pamětí, MESI protokol, koherence založená na adresářích.
10.		Paměťová konzistence, princip a model sekvenční paměťové konzistence, synchronizační instrukce pro přístup do sdílené paměti.
11.		Superskalární procesory I: statické (in-order) a dynamické (out-of-order) vykonávání instrukcí, přejmenování registrů (Tomasolův algoritmus).
12.		Superskalární procesory II: zpracování paměťových instrukcí, load bypassing/forwarding, spekulativní načítání dat z paměti. Paměťová konzistence na vícejádrovém CPU.
13.		Superskalární procesory III: predikce větvení a spekulativní provádění instrukcí.

Osnovy cvičení:

1.		Vyhodnocování výkonnosti počítače
2.		ISA a jazyk symbolických adres (assembler) MIPS
3.		Programování v JSA (assembleru) MIPS.
4.		Verilog jako jazyk pro popis HW
5.		Základní komponenty jednoduchého RISC procesoru
6.		Proudově pracující procesor
7.		Skrytá paměť z pohledu CPU/assembleru
8.		Skrytá paměť z pohledu vyššího programovacího jazyka
9.		MESI koherenční protokol
10.		Paměťová konzistence a synchronizační primitiva
11.		Paměťová konzistence z pohledu programátora v C/C++
12.		Superskalární procesory
13.		Kontrola semestrálních projektů, zápočet

Literatura:

1.		Patterson D. A., Hennessy J. L. : Computer Organization and Design: The Hardware/Software Interface (5th Edition). Morgan Kaufmann, 2014. ISBN 978-0128012857.
2.		Hennessy J.L., Patterson D.A. : Computer Architecture: A Quantitative Approach (6th Edition). Morgan Kaufmann, 2017. ISBN 978-0128119051.
3.		Shen J. P., Lipasti M. H. : Modern Processor Design. Fundamentals of Superscalar Processors. Waveland Press, 2013. ISBN 978-1478607830.

I

Požadavky:
Znalost základů kombinačních a sekvenčních logických obvodů. Znalost fungování počítače na úrovni strojových instrukcí, programování v jazyce strojových instrukcí. Programování v jazyce C, funkce překladače z vyššího programovacího jazyka.

Informace o předmětu a výukové materiály naleznete na https://courses.fit.cvut.cz/BI-APS/ Na tento předmět navazuje v magisterském studiu předmět Pokročilé architektury počítačových systémů a také Virtualizace a cloud computing.

Předmět je zahrnut do těchto studijních plánů:

Plán Obor Role Dop. semestr BI-WSI-SI.2015 Webové a softwarové inženýrství V 3 BI-ISM.2015 Informační systémy a management V 3 BI-WSI-WI.2015 Webové a softwarové inženýrství V 3 BI-TI.2015 Teoretická informatika PO 5 BI-WSI-PG.2015 Webové a softwarové inženýrství V 3 BI-ZI.2018 Znalostní inženýrství V 3 BI-BIT.2015 Bezpečnost a informační technologie PO 3 BI-PI.2015 Počítačové inženýrství PO 3 BI-SPOL.2015 Nespecifikovaný/á obor/specializace studia - Unspecified Branch/Specialisation of Study VO 3