Předmět je základní jednotka výuky, jejímž prostřednictvím si student osvojí ucelenou část souboru znalostí a dovedností, potřebnou pro zvládnutí studijního oboru/specializace. Za věcný obsah předmětu zodpovídá garant předmětu. Časovou náročnost předmětu zhruba vyjadřuje atribut předmětu rozsah kontaktní výuky. Například rozsah = 2+2  značí, že předmět bude mít týdně dvě hodiny přednášek a dvě hodiny cvičení týdně. Na závěr semestru musí vyučující provést vyhodnocení, nakolik si ten který student osvojil poznatky a dovednosti, kterých měl během výuky nabýt. Jakým způsobem toto hodnocení vyučující provedou určuje atribut způsob zakončení. U předmětu lze definovat, že předmět je zakončen pouze zápočtem(Z), klasifikovaným zápočtem(KZ), pouze zkouškou(ZK), nebo zápočtem a zkouškou(Z,ZK). Náročnost úspěšného absolvování předmětu je vyjádřena ECTS kreditními body. Výuka předmětu probíhá během semestru. Opakovaně se předmět vyučuje vždy v zimním(Z), nebo v letním(L) semestru každého akademického roku. Výjimečně může předmět být nabízen studentům v obou semestrech(Z,L). Za organizační zajištění výuky zodpovídá přiřazená katedra, která zejména vytvoří časový rozvrh předmětu a zajistí pro předmět vyučující. Někteří přednáší a zkouší, jiní vedou cvičení a udělují zápočty.
Obsahová náplň a další organizační informace, týkající se předmětu je popsána pomocí různých popisných textů(anotace, týdenní osnova, literatura, apod.)
$DODATEK_POPIS

Anotace:
Studenti získají podrobné informace o principech kvaziparalelní simulace číslicových obvodů na úrovni RTL (Register Transfer Level) i TLM (Transaction Level Modeling) a o vlastnostech pro tyto účely aktuálně používaných nástrojů. Předmět pokrývá i současné možnosti verifikace, zejména s použitím metodologie UVM (Universal Verification Methodology).

Osnovy přednášek:

1.		Úvod do simulace, verifikační strategie.
2.		Simulační jazyky VHDL a Verilog.
3.		Sekvenční a paralelní simulační prostředí.
4.		Modelování struktur, parametrizace.
5.		Funkce, procedury, události v simulačních modelech.
6.		Kontrola návrhu a použití asercí.
7.		Verilog/SystemVerilog: Úvod, datové typy, porovnání.
8.		Komunikace mezi moduly, transakce.
9.		Řízení simulace, náhodné a vymezené generování stimulů, kontrola pokrytí.
10.		Pokročilá kontrola návrhu v simulaci, aserce v SystemVerilogu.
11.		(2) Universal Verification Methodology.
12.		Pokročilé konstrukce, registrový model.

Osnovy cvičení:

1.		Úvod, Samostatná úloha VHDL/Verilog - Zadání.
2.		Samostatná úloha VHDL/Verilog - Konzultace.
3.		Samostatná úloha VHDL/Verilog - Odevzdání.
4.		Test 1 - VHDL/Verilog, Samostatná úloha Verilog/SystemVerilog - Zadání.
5.		Samostatná úloha Verilog/SystemVerilog - Konzultace.
6.		Test 2 - Verilog/SystemVerilog, Samostatná úloha Verilog/SystemVerilog - Odevzdání.

Literatura:
Mehta, A. B.: SystemVerilog Assertions and Functional Coverage: Guide to Language, Methodology and Applications. Springer, 2016. ISBN 9783319305394. Mehta, A. B.: ASIC/SoC Functional Design Verification: A Comprehensive Guide to Technologies and Methodologies. Springer, 2018. ISBN 9783319594187. Mehler, R.: Digital Integrated Circuit Design Using Verilog and Systemverilog (1st Edition). Elsevier, 2014. ISBN 9780124095298. Cohen, B. - Kumari, S. V. A. - Piper, L.: SystemVerilog Assertions Handbook (3rd Edition). VhdlCohen Publishing, 2013. ISBN 978-0-9705394-3-6.

Požadavky:
Metody návrhu kombinačních i sekvenčních logických obvodů, znalost reprezentace čísel, znalost návrhu obvodů pro realizaci základních aritmetických operací.

Informace o předmětu a výukové materiály naleznete na https://courses.fit.cvut.cz/MI-SIM/

Předmět je zahrnut do těchto studijních plánů:

Plán Obor Role Dop. semestr NI-ZI.2020 Znalostní inženýrství V 2 NI-NPVS.2020 Návrh a programování vestavných systémů PS 2 NI-PB.2020 Počítačová bezpečnost V 2 NI-SPOL.2020 Nespecifikovaný/á obor/specializace studia - Unspecified Branch/Specialisation of Study PS 2 NI-WI.2020 Webové inženýrství V 2 NI-SPOL.2020 Nespecifikovaný/á obor/specializace studia - Unspecified Branch/Specialisation of Study VO 2 NI-TI.2023 Teoretická informatika V 2 NI-TI.2020 Teoretická informatika V 2 NI-SI.2020 Softwarové inženýrství V 2 NI-SP.2020 Systémové programování V 2 NI-SP.2023 Systémové programování V 2 NI-MI.2020 Manažerská informatika V 2 NIE-DBE.2023 Digital Business Engineering VO 2 NI-PSS.2020 Počítačové systémy a sítě V 2