Předmět je základní jednotka výuky, jejímž prostřednictvím si student osvojí ucelenou část souboru znalostí a dovedností, potřebnou pro zvládnutí studijního oboru/specializace. Za věcný obsah předmětu zodpovídá garant předmětu. Časovou náročnost předmětu zhruba vyjadřuje atribut předmětu rozsah kontaktní výuky. Například rozsah = 2+2  značí, že předmět bude mít týdně dvě hodiny přednášek a dvě hodiny cvičení týdně. Na závěr semestru musí vyučující provést vyhodnocení, nakolik si ten který student osvojil poznatky a dovednosti, kterých měl během výuky nabýt. Jakým způsobem toto hodnocení vyučující provedou určuje atribut způsob zakončení. U předmětu lze definovat, že předmět je zakončen pouze zápočtem(Z), klasifikovaným zápočtem(KZ), pouze zkouškou(ZK), nebo zápočtem a zkouškou(Z,ZK). Náročnost úspěšného absolvování předmětu je vyjádřena ECTS kreditními body. Výuka předmětu probíhá během semestru. Opakovaně se předmět vyučuje vždy v zimním(Z), nebo v letním(L) semestru každého akademického roku. Výjimečně může předmět být nabízen studentům v obou semestrech(Z,L). Za organizační zajištění výuky zodpovídá přiřazená katedra, která zejména vytvoří časový rozvrh předmětu a zajistí pro předmět vyučující. Někteří přednáší a zkouší, jiní vedou cvičení a udělují zápočty.
Obsahová náplň a další organizační informace, týkající se předmětu je popsána pomocí různých popisných textů(anotace, týdenní osnova, literatura, apod.)
$DODATEK_POPIS

Anotace:
Studenti získají znalosti návrhu obvodů na úrovni nutné na začátku kariéry v návrhové firmě. Rozumí vlastnostem technologií FPGA a ASIC a omezením, která se kladou na návrh. Ovládají pracovní postupy vhodné pro tyto technologie a znají základy řízení hardwarových projektů. Zvládají jak syntetické kroky návrhu, tak i kroky analytické, zejména základy verifikace obvodů. Rozumí struktuře programových systémů pro automatizaci návrhu a jejich požadavkům na informace, ví, co lze od automatických procesů očekávat.

Osnovy přednášek:

1.		Charakteristiky HW návrhu. Dekompozice. Syntetické a analytické kroky. Ekonomika návrhu a výroby.
2.		CMOS obvody, dynamické chování, spotřeba. Charakterizace technologie. Realizace programovatelné logické funkce a propojení.
3.		Návrh synchronních číslicových systémů, časování, modely. Hodinové domény, přechod mezi nimi. Metastabilita.
4.		Pracovní proces návrhu shora dolů, zdola nahoru, kroky, iterace. Řízení hardwarového projektu, metriky. Makrobloky. Opakované použití.
5.		Programovatelné obvody: přehled, použití, programovací techniky. Obvody typu SPLD, CPLD.
6.		Programovatelné obvody FPGA: architektury, logické bloky, propojení, výpočetní a komunikační bloky, paměti. Dynamické chování.
7.		Návrhové styly integrovaných obvodů. Vliv submikronových technologií. Nástroje návrhu.
8.		Postup návrhu na FPGA a ASIC, kritické rozdíly.
9.		Verifikace: formální techniky (kontrola modelu a ekvivalence), pokročilá simulace, aserce, kombinované techniky založené na asercích.
10.		Fyzický návrh: propojení, rozmístění, mapování na technologii.
11.		Logická syntéza, základní podúlohy, formalismy. Syntéza zaměřená na časování a spotřebu.
12.		Syntéza ze zadaného chování, oblasti použití.
13.		Systémová úroveň, souběžný návrh software a hardware, dekompozice, návrh zjemňováním modelu.

Osnovy cvičení:

1.		Laboratoř: seznámení se s laboratoří a návrhovým systémem a deskami.
2.		Laboratoř: návrh synchronního systému na FPGFA.
3.		Laboratoř: návrh synchronního systému na FPGFA.
4.		Laboratoř: návrh na FPGA s více hodinovými doménami.
5.		Laboratoř: návrh na FPGA s více hodinovými doménami.
6.		Laboratoř: návrh na FPGA s více hodinovými doménami.
7.		Laboratoř: návrh na FPGA se zadanou rychlostí a externím časováním.
8.		Laboratoř: návrh na FPGA se zadanou rychlostí a externím časováním.
9.		Laboratoř: návrh na FPGA se zadanou rychlostí a externím časováním.
10.		Laboratoř: verifikační úloha.
11.		Laboratoř: verifikační úloha.
12.		Laboratoř: verifikační úloha.
13.		Laboratoř: verifikační úloha.
14.		Prezentace poslední úlohy, zápočet

Literatura:
Wilson, P. ''Design Recipes for FPGAs''. Newnes, 2007. ISBN 0750668458.

Požadavky:
Logická hradla a klopné obvody, základy CMOS obvodů, návrh jednoduchých obvodů na úrovni hradel, automat a jeho synchronní realizace.

Informace o předmětu a výukové materiály naleznete na https://moodle-vyuka.cvut.cz/course/view.php?id=2211

Předmět je zahrnut do těchto studijních plánů:

Plán Obor Role Dop. semestr MI-ZI.2016 Znalostní inženýrství V 1 MI-ZI.2018 Znalostní inženýrství V 1 MI-PSS.2016 Počítačové systémy a sítě V 1 MI-SP-TI.2016 Systémové programování V 1 MI-WSI-WI.2016 Webové a softwarové inženýrství V 1 MI-WSI-SI.2016 Webové a softwarové inženýrství V 1 MI-NPVS.2016 Návrh a programování vestavných systémů PO 1 MI-SPOL.2016 Nespecifikovaný/á obor/specializace studia - Unspecified Branch/Specialisation of Study VO 1 MI-PB.2016 Počítačová bezpečnost V 1 NI-TI.2018 Teoretická informatika V 1 MI-SP-SP.2016 Systémové programování V 1 MI-WSI-ISM.2016 Webové a softwarové inženýrství V 1