Hlavní stránka | Seznam oborů/specializací | Seznam všech skupin předmětů | Seznam všech předmětů | Seznam rolí                Návod

Předmět je základní jednotka výuky, jejímž prostřednictvím si student osvojí ucelenou část souboru znalostí a dovedností, potřebnou pro zvládnutí studijního oboru/specializace. Za věcný obsah předmětu zodpovídá garant předmětu. Časovou náročnost předmětu zhruba vyjadřuje atribut předmětu rozsah kontaktní výuky. Například rozsah = 2+2  značí, že předmět bude mít týdně dvě hodiny přednášek a dvě hodiny cvičení týdně. Na závěr semestru musí vyučující provést vyhodnocení, nakolik si ten který student osvojil poznatky a dovednosti, kterých měl během výuky nabýt. Jakým způsobem toto hodnocení vyučující provedou určuje atribut způsob zakončení. U předmětu lze definovat, že předmět je zakončen pouze zápočtem(Z), klasifikovaným zápočtem(KZ), pouze zkouškou(ZK), nebo zápočtem a zkouškou(Z,ZK). Náročnost úspěšného absolvování předmětu je vyjádřena ECTS kreditními body. Výuka předmětu probíhá během semestru. Opakovaně se předmět vyučuje vždy v zimním(Z), nebo v letním(L) semestru každého akademického roku. Výjimečně může předmět být nabízen studentům v obou semestrech(Z,L). Za organizační zajištění výuky zodpovídá přiřazená katedra, která zejména vytvoří časový rozvrh předmětu a zajistí pro předmět vyučující. Někteří přednáší a zkouší, jiní vedou cvičení a udělují zápočty.
Obsahová náplň a další organizační informace, týkající se předmětu je popsána pomocí různých popisných textů(anotace, týdenní osnova, literatura, apod.)
$DODATEK_POPIS
BIE-PNO Practical Digital Design Rozsah kontaktní výuky: 2P+2C
Vyučující: Způsob zakončení: KZ
Zodpovědná katedra: 18103 ECTS Kredity: 5 Semestr: Z

Anotace:
Students get an overview of the contemporary digital design flow and learn practical skills to use synchronous design techniques. They understand the basics of the VHDL language, and implementation technologies FPGA and ASIC.

Osnovy přednášek:
1. Contemporary digital design flow.
2. Project management, metrics and estimates.
3. Fundamentals of synchronous design.
4. Digital circuits implementation technologies - ASICs, FPGAs.
5. Design at the algorithm level, decomposition to blocks.
6. VHDL language for description of digital circuits.
7. Circuit description on the RT level - registers, counters, multiplexers.
8. Circuit description on the RT level - arithmetics.
9. Circuit description on the RT level - on-chip memories.
10. Synthesis from RT level - the use of constraints.
11. Verification plan, models of verification.
12. Implementation of a testbench.
13. Design for testability.

Osnovy cvičení:
1. Introduction to the subject.
2. [3] Introduction and exercises with FPGA EDA tool.
3. [3] Design and verification of a simple synchronous circuit.
4. [5] Individual work on the semestral project.
5. Presentation of the results.

Literatura:
1. Ashenden, P. J. The designer's guide to VHDL, 3rd Edition. Morgan Kaufmann, 2008. ISBN 0120887851.
2. Smith, M. J. S. ''Application-Specific Integrated Circuits''. Addison-Wesley Professional, 1997. ISBN 0201500221.
3. Keating, M., Bricaud, P. ''Reuse Methodology Manual for System-on-a-Chip Designs''. Springer, 2007. ISBN 0387740988.

Požadavky:
Basic knowledge of architectures of computers and their units and of digital system design techniques.

Předmět je zahrnut do těchto studijních plánů:
Plán Obor Role Dop. semestr
BIE-PV.21 Computer Systems and Virtualization 2021 V 5
BIE-TI.21 Computer Science 2021 V 5
BIE-SI.21 Software Engineering 2021 V 5
BIE-IB.21 Information Security 2021 (Bachelor in English) V 5


Stránka vytvořena 29. 3. 2024, semestry: Z/2020-1, L/2023-4, Z/2022-3, Z,L/2021-2, Z/2023-4, L/2019-20, L/2022-3, Z/2019-20, L/2020-1, připomínky k informační náplni zasílejte správci studijních plánů Návrh a realizace: J. Novák, I. Halaška